· esp@cenet Family list view

1/1ページ

Family list 3 family members for: JP5061072 Derived from 3 applications.

- 1 LIQUID CRYSTAL DISPLAY DEVICE Publication info: JP5061072 A - 1993-03-12
- 2 LIQUID CRYSTAL DISPLAY DEVICE Publication info: KR9614823 B1 - 1996-10-21
- 3 Liquid crystal display device having peripheral dummy lines Publication Info: US5285301 A 1994-02-08

Data supplied from the esp@cenet database - Worldwide

DIALOG(R)File 347:JAPIO (c) 2005 JPO & JAPIO. All rts. reserv.

04069372 \*\*Image available\*\* LIQUID CRYSTAL DISPLAY DEVICE

PUB. NO.:

**05-061072** [JP 5061072 A]

PUBLISHED:

March 12, 1993 (19930312)

INVENTOR(s): SHIROHASHI KAZUO

MATSUKAWA YUKA

SASANO AKIRA

TANIGUCHI HIDEAKI

YAMAMOTO HIDEAKI

MATSUMARU HARUO

APPLICANT(s): HITACHI LTD [000510] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.:

04-039306 [JP 9239306]

FILED:

February 26, 1992 (19920226)

INTL CLASS: [5] G02F-001/136; G02F-001/1343

JAPIO CLASS: 29.2 (PRECISION INSTRUMENTS -- Optical Equipment)

JAPIO KEYWORD:R011 (LIQUID CRYSTALS); R096 (ELECTRONIC MATERIALS --

Glass

Conductors); R124 (CHEMISTRY -- Epoxy Resins)

JOURNAL:

Section: P, Section No. 1573, Vol. 17, No. 372, Pg. 69, July

13, 1993 (19930713)

### **ABSTRACT**

PURPOSE: To prevent the disconnection of a signal conductor lying on the outermost side by providing a dummy conductor on the outer side of a scanning signal conductor lying on the outermost side, providing the dummy conductor on the outer side of a video signal conductor lying on the outermost side, and providing an anodically oxidized film on the scanning signal conductor.

CONSTITUTION: Each picture element is arranged in the crossing area of two adjacent scanning signal conductors GL and video signal conductors DL, the dummy conductor DGL is provided on the outer side of the scanning signal

conductor lying on the outermost side, and the dummy conductor DDL is provided on the outer side of the video signal conductor DL lying on the outermost side. Then, the conductors GL and DGL, the conductors DL and DDL lie on both sides of the scanning signal conductor GL and also the video signal conductor GL lying on the outermost side as well as the other scanning signal conductors and the other video signal conductors, so that photoresist forming condition, etc., for the scanning signal conductors GL and the video signal conductor DL lying on the outermost side become the same as that for the other scanning signal conductors and the other video signal conductors at the time of forming the scanning signal conductor GL and the video signal conductor DL. And also, at the time of providing the anodically oxidized film on the scanning signal conductor GL, an electric field in the scanning signal conductor GL part on the outermost side can be prevented from becoming ununiform.

?

## (12)公開特許公報 (A)

(11)特許出額公開番号

## 特開平5-61072

(43)公開日 平成5年(1993)3月12日

(51) Int. Cl. 5

識別記号

FΙ

G02F 1/136

(19)日本国特許庁(JP)

500 9018-2K

1/1343

9018-2K

審査請求 未請求 請求項の数4 (全14頁)

(21)出顯番号

特願平4-39306

(22)出顧日

平成4年(1992)2月26日

(31) 優先權主張番号 特願平3-51619

(32)優先日

平3 (1991) 3月15日

(33)優先権主張国

日本(JP)

(71)出順人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72) 発明者 白橋 和男

千葉県茂原市早野3300番地 株式会社日立

製作所茂原工場内

(72)発明者 松川 由佳

千葉県茂原市早野3300番地 株式会社日立

製作所茂原工場内

(72)発明者 笹野 晃

千葉県茂原市早野3300番地 株式会社日立

製作所茂原工場内


(74)代理人 弁理士 中村 純之助 (外1名)

最終頁に続く

#### (54) 【発明の名称】液晶表示装置

#### (57)【要約】

【目的】最外側の信号線が断線するのを防止する。 【構成】最外側の走査信号線GLの外側にダミー線DG Lを設け、最外側の映像信号線DLの外側にダミー線D DLを設け、走査信号線GL上に陽極酸化膜を設ける。



GL:走查信号線 DGL:ダミー線 DDL:ダミー盤

【特許請求の範囲】

【請求項1】薄膜トランジスタと闽素電極とを画素の一 構成要素としたアクティブ・マトリクス方式の液晶表示 装置において、最外側の信号線の外側にダミー線を設け たことを特徴とする液晶表示装置。

【請求項2】上記信号線が走査信号線であり、上記走査 信号線上に陽極酸化膜が設けられたことを特徴とする請 求項1に記載の液晶表示装置。

【請求項3】上記信号線が映像信号線であることを特徴 とする請求項1に記載の液晶表示装置。

【請求項4】最外側の面素の外側にダミー画素を設け、 上記ダミー画素を遮光膜でマスクしたことを特徴とする 請求項1に記載の液晶表示装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は液晶表示装置、特に薄 膜トランジスタ等を使用したアクティブ・マトリクス方 式の液晶表示装置に関する。

[0002]

【従来の技術】アクティブ・マトリクス方式の液晶表示 20 上記走査信号線上に陽極酸化膜を設けてもよい。 装置は、マトリクス状に配列された複数の面素電極のそ れぞれに対応して非線形素子(スイッチング素子)を設 けたものである。各画素における液晶は理論的には常時 駆動(デューティ比1.0)されているので、時分割駆 動方式を採用している、いわゆる単純マトリクス方式と 比ペてアクティブ方式はコントラストが良く、特にカラ 一液晶表示装置では欠かせない技術となりつつある。ス イッチング素子として代表的なものとしては薄膜トラン ジスタ (TFT) がある。

【0003】従来のアクティブ・マトリクス方式の液晶 30 表示装置においては、最外側の走変信号線、映像信号線 に信号を印加している。

【0004】なお、薄膜トランジスタを使用したアクテ ィブ・マトリクス方式の液晶表示装置は、たとえば「冗 長構成を採用した12.5型アクティブ・マトリクス方 式カラー液晶ディスプレイ」、日経エレクトロニクス、 頁193~210、1986年12月15日、日経マグ ロウヒル社発行、で知られている。

[0005]

【発明が解決しようとする課題】しかし、このような液 40 品表示装置においては、最外側の走査信号線、映像信号 線以外の走査信号線、映像信号線は両側に走査信号線、 映像信号線が存在するのに対して、最外側の走査信号 線、映像信号線は片側にのみ走査信号線、映像信号線が 存在するから、走査信号線、映像信号線を形成する際 に、最外側の走査信号線、映像信号線は他の走査信号 線、映像信号線と比較してホトレジストの形成条件、エ ッチング条件等が相違するので、最外側の走査信号線、 映像信号線が断線することがある。また、特開昭58-147069号公報、特開昭63-164号公報に示さ 50

れるように、アルミニウムまたはアルミニウムを主成分 とする材料からなる走査信号線上にアルミニウムの陽極 酸化膜を設けたときには、陽極酸化の際に最外側の走査 信号線部における電界が不均一になり、また最外側の走 査信号線は陽極酸化のマスキングに使用するホトレジス トの端部に近いから、最外側の走査信号線にホトレジス トの形成の際に汚れが付きやすいので、走査信号線上に 陽極酸化膜を設けるときに、最外側の走査信号線が断線 することがある。

10 【0006】この発明は上述の課題を解決するためにな されたもので、最外側の信号線が断線することがない液 晶表示装置を提供することを目的とする。

[0007]

【課題を解決するための手段】この目的を達成するた め、この発明においては、薄膜トランジスタと面素電極 とを画素の一構成要素としたアクティブ・マトリクス方 式の液晶表示装置において、最外側の信号線の外側にダ ミー線を設ける。

【0008】この場合、上記信号線を走査信号線とし、

【0009】また、上記信号線を映像信号線としてもよ

【0010】また、最外側の画案の外側にダミー画案を 設け、上記ダミー画案を遮光膜でマスクしてもよい。

[0011]

【作用】この液晶表示装置においては、最外側の信号線 もそれ以外の信号線と同様に両側に線が存在するから、 信号線を形成する際に、最外側の信号線と他の信号線と はホトレジストの形成条件、エッチング条件等が同一に なる。

【0012】また、信号線を走査信号線とし、走査信号 線上に陽極酸化膜を設けたときには、陽極酸化の際に最 外側の走査信号線部における電界が不均一になることが なく、またホトレジスト形成の際に最外側の信号線に汚 れが付きにくい。

[0013]

【実施例】以下、この発明の構成について、アクティブ ・マトリクス方式のカラー液晶表示装置にこの発明を適 用した実施例とともに説明する。

【0014】なお、実施例を説明するための全図におい て、同一機能を有するものは同一符号を付け、その繰り 返しの説明は省略する。

【0015】図2はこの発明が適用されるアクティブ・ マトリクス方式カラー液晶表示装置の一画素とその周辺 を示す平面図、図3は図2の3-3切断線における断面 と表示パネルのシール部付近の断面を示す図、図4は図 2の4-4切断線における断面図である。また、図7・ (要部平面図)には図2に示す画素を複数配置したときの 平面図を示す。

【0016】(画素配置)図2に示すように、各画素は

隣接する2本の走査信号線(ゲート信号線または水平信 号線) GLと、隣接する2本の映像信号線(ドレイン信 号線または垂直信号線) DLとの交差領域内(4本の信 号線で囲まれた領域内)に配置されている。各画素は薄 膜トランジスタTFT、透明画素電極ITO1および保 持容量素子Caddを含む。走査信号線GLは列方向に延 在し、行方向に複数本配置されている。映像信号線DL は行方向に延在し、列方向に複数本配置されている。

【0017】 (表示部断面全体構造) 図3に示すよう に、液晶LCを基準に下部透明ガラス基板SUB1倒に 10 ることによって組み立てられる。 は薄膜トランジスタTFTおよび透明面素電極ITO1 が形成され、上部透明ガラス基板SUB2側にはカラー フィルタFIL、遮光用プラックマトリクスパターンを 形成する遮光膜BMが形成されている。下部透明ガラス 基板SUB1はたとえば1. 1㎜程度の厚さで構成され ている。また、透明ガラス基板SUB1、SUB2の両 面にはディップ処理等によって形成された酸化シリコン 膜SIOが設けられている。このため、透明ガラス基板 SUB1、SUB2の表面に鋭い傷があったとしても、 鋭い傷を酸化シリコン膜SIOで覆うことができるの で、走査信号線GL、カラーフィルタFILが損傷する のを有効に防止することができる。

【0018】図3の中央部は一圃素部分の断面を示して いるが、左側は透明ガラス基板SUB1、SUB2の左 側縁部分で外部引出配線の存在する部分の断面を示して おり、右側は透明ガラス基板SUB1、SUB2の右側 緑部分で外部引出配線の存在しない部分の断面を示して いる。

【0019】図3の左側、右側のそれぞれに示すシール 材SLは液晶LCを封止するように構成されており、液 30 晶封入口(図示せず)を除く透明ガラス基板SUB1、 SUB2の緑周囲全体に沿って形成されている。シール 材SLはたとえばエポキシ樹脂で形成されている。

【0020】上部透明ガラス基板SUB2側の共通透明 面素電極 [TO2は、少なくとも一個所において、銀ペ ースト材SILによって下部透明ガラス基板SUB1側 に形成された外部引出配線に接続されている。この外部 引出配線はゲート電極GT、ソース電極SD1、ドレイ ン電極SD2のそれぞれと同一製造工程で形成される。

【0021】配向膜ORJ1、ORI2、透明画案電極 40 ITO1、共通透明画素電板ITO2、保護膜PSV 1、PSV2、絶縁膜GIのそれぞれの層は、シール材 SLの内側に形成される。 偏光板POL1、POL2は それぞれ下部透明ガラス基板SUB1、上部透明ガラス 基板SUB2の外側の表面に形成されている。

【0022】液晶LCは液晶分子の向きを設定する下部 配向膜ORIIと上部配向膜ORI2との間に封入さ、 れ、シール部SLによってシールされている。

【0023】下部配向膜ORI1は下部透明ガラス基板 SUB1側の保護膜PSV1の上部に形成される。

【0024】上部透明ガラス基板SUB2の内側(液晶 LC側)の表面には、遮光膜BM、カラーフィルタFI し、保護膜PSV2、共通透明画案電極ITO2 (CO M) および上部配向膜ORI2が順次積層して設けられ ている。

【0025】この液晶表示装置は下部透明ガラス基板S UB1側、上部透明ガラス基板SUB2側のそれぞれの 層を別々に形成し、その後上下透明ガラス基板SUB 1、SUB2を重ね合わせ、両者間に液晶しCを封入す

【0026】(薄膜トランジスタTFT)薄膜トランジ スタTFTは、ゲート館極GTに正のパイアスを印加す ると、ソースードレイン間のチャネル抵抗が小さくな り、バイアスを零にすると、チャネル抵抗は大きくなる ように動作する。

【0027】各画素の薄膜トランジスタTFTは、画素 内において2つ(複数)に分割され、薄膜トランジスタ (分割薄膜トランジスタ) TFT1およびTFT2で構 成されている。薄膜トランジスタTFT1、TFT2の 20 それぞれは実質的に同一サイズ(チャネル長、幅が同 じ)で構成されている。この分割された薄膜トランジス タTFT1、TFT2のそれぞれは、主にゲート電極G T、ゲート絶縁膜GI、i型(真性、intrinsic、導電 型决定不純物がドープされていない)非晶質シリコン (Si) からなるi型半導体層AS、一対のソース電極 SD1、ドレイン電極SD2で構成されている。なお、 ソース・ドレインは本来その間のパイアス極性によって 決まり、この液晶表示装置の回路ではその極性は動作中 反転するので、ソース・ドレインは動作中入れ替わると 理解されたい。しかし、以下の説明でも、便宜上一方を ソース、他方をドレインと固定して表現する。

【0028】 (ゲート電極GT) ゲート電極GTは図8 (図2の第2導電膜g2およびi型半導体層ASのみを 描いた平面図)に詳細に示すように、走査信号線GLか ら垂直方向(図2および図8において上方向)に突出す る形状で構成されている(T字形状に分岐されてい る)。ゲート電極GTは薄膜トランジスタTFT1、T FT2のそれぞれの形成領域まで突出するように構成さ れている。薄膜トランジスタTFT1、TFT2のそれ ぞれのゲート電極GTは、一体に(共通ゲート電極とし て) 構成されており、走査信号線GLに連続して形成さ れている。ゲート電極GTは、単層の第2導電膜g2で 模成する。第2導電膜g2はたとえばスパッタで形成さ れたアルミニウム膜を用い、1000~5500人程度 の膜厚で形成する。また、ゲート電極GT上にはアルミ ニウムの陽極酸化膜AOFが設けられている。

【0029】このゲート電極GTは図2、図3および図 8に示されているように、i型半導体層ASを完全に覆 うよう(下方からみて)それより大き目に形成される。 50 したがって、下部透明ガラス基板SUB1の下方に蛍光 20

灯等のパックライトBLを取り付けた場合、この不透明なアルミニウムからなるゲート電極GTが影となって、i型半導体層ASにはパックライト光が当たらず、光照射による導電現象すなわち薄膜トランジスタTFTのオフ特性劣化は起きにくくなる。なお、ゲート電極GTの本来の大きさは、ソース電極SD1とドレイン電極SD2との間をまたがるに最低限必要な(ゲート電極GTとソース電極SD1、ドレイン電極SD2との位置合わせ余裕分も含めて)幅を持ち、チャネル幅Wを決めるその奥行き長さはソース電極SD1とドレイン電極SD2と 10の間の距離(チャネル長)しとの比、すなわち相互コンダクタンス脚を決定するファクタW/Lをいくつにするかによって決められる。

【0030】この液晶表示装置におけるゲート電極GTの大きさはもちろん、上述した本来の大きさよりも大きくされる。

【0031】(走査信号線GL) 走査信号線GLは第2 導電膜g2で構成されている。この走査信号線GLの第 2 導電膜g2はゲート電極GTの第2導電膜g2と同一 製造工程で形成され、かつ一体に構成されている。また、走査信号線GL上にはアルミニウムの陽極酸化膜A OFが設けられている。

【0032】(ダミー線DGL、DDL)図1に示すように、最外側の走査信号線GLの外側にダミー線DGLが設けられており、また最外側の映像信号線DLの外側にダミー線DDLが設けられている。

【0033】このように、最外側の走査信号線GL、映 像信号線DLの外側にダミー線DGL、DDLが設けら れているから、最外側の走査信号線GL、映像信号線D Lもそれ以外の走査信号線GL、映像信号線DLと同様 30 に、両側に線GL、DGL、線DL、DDLが存在す る。このため、走査信号線GL、映像信号線DLを形成 する際に、最外側の走査信号線GL、映像信号線DLと 他の走査信号線GL、映像信号線DLとはホトレジスト の形成条件、エッチング条件等が同一になるから、最外 側の走査信号線GL、映像信号線DLが断線することが ない。また、走査信号線GL上に陽極酸化膜AOFを設 けるための陽極酸化の際に、最外側の走査信号線GL部 における電界が不均一になることがなく、また陽極酸化 のマスキングに使用するホトレジスト形成の際に、最外 40 側の走査信号線GLに汚れが付きにくいから、走査信号 線GL上に陽極酸化膜AOFを設けるときに、最外側の 走査信号線GLが断線することがない。

【0034】なお、走査信号線GL、映像信号線DLを形成する際、走査信号線GL上に陽極酸化膜AOFを設ける際に、ダミー線DGL、DDLが断線することはあるが、ダミー線DGL、DDLが断線したとしても、液晶表示装置の表示品質には影響を与えない。また、ダミー線DGL、DDLはパネル枠または遮光膜BMのよってマスクされている。

【0035】(絶練膜GI)絶縁膜GIは薄膜トランジスタTFT1、TFT2のそれぞれのゲート絶縁膜として使用される。絶縁膜GIはゲート電極GTおよび走査信号線GLの上層に形成されている。絶縁膜GIはたとえばプラズマCVDで形成された窒化シリコン膜を用い、3000人程度の膜厚で形成する。

【0036】(i型半導体層AS) i型半導体層AS は、図8に示すように、複数に分割された薄膜トランジスタTFT1、TFT2のそれぞれのチャネル形成領域として使用される。i型半導体層ASは非晶質シリコン膜または多結晶シリコン膜で形成し、約1800A程度の膜厚で形成する。

【0037】この1型半導体層ASは、供給ガスの成分を変えてSi,Niからなるゲート絶縁膜として使用される絶縁膜GIの形成に連続して、同じプラズマCVD装置で、しかもそのプラズマCVD装置から外部に露出することなく形成される。また、オーミックコンタクト用のリン(P)をドープしたN(+)型半導体層d0(図3)も間様に連続して約400Aの厚さに形成される。しかる後、下部透明ガラス基板SUB1はCVD装置から外に取り出され、写真処理技術によりN(+)型半導体層d0およびi型半導体層ASは図2、図3および図8に示すように独立した島状にパターニングされる。

【0038】i型半導体層ASは、図2および図8に詳細に示すように、走査信号線GLと映像信号線DLとの交差部(クロスオーパ部)の両者間にも設けられている。この交差部のi型半導体層ASは交差部における走査信号線GLと映像信号線DLとの短絡を低減するように構成されている。

【0039】(ソース電極SD1、ドレイン電極SD 2)複数に分割された薄膜トランジスタTFT1、TF T2のそれぞれのソース電極SD1とドレイン電極SD 2とは、図2、図3および図9(図2の第1~第3導電 膜d1~d3のみを描いた平面図)で詳細に示すよう に、i型半導体層AS上にそれぞれ離隔して設けられている。

【0040】ソース電極SD1、ドレイン電極SD2のそれぞれは、N(+)型半導体層d0に接触する下層側から、第1導電膜d1、第2導電膜d2、第3導電膜d3を順次翼ね合わせて構成されている。ソース電極SD1の第1導電膜d1、第2導電膜d2および第3導電膜d3は、ドレイン電極SD2の第1導電膜d1、第2導電膜d2および第3導電膜d3と同一製造工程で形成される

【0041】第1導電膜d1はスパッタで形成したクロム膜を用い、500~1000人の膜厚(この液晶表示装置では、600人程度の膜厚)で形成する。クロム膜は膜厚を厚く形成するとストレスが大きくなるので、2000人程度の膜厚を越えない範囲で形成する。クロム 版はN(+)型半導体層d0との接触が良好である。クロ ム膜は後述する第2 導電膜 d 2 のアルミニウムがN(+) 型半導体層 d 0 に拡散することを防止するいわゆるパリア層を構成する。第1 導電膜 d 1 としては、クロム膜の他に高融点金属(Mo、Ti、Ta、W)膜、高融点金属シリサイド(MoSi, TiSi, TaSi, WSi, )膜で形成してもよい。

【0042】第1導電膜d1を写真処理でパターニングした後、同じ写真処理用マスクを用いて、あるいは第1導電膜d1をマスクとして、N(+)型半導体層d0が除去される。つまり、i型半導体層AS上に残っていたN10(+)型半導体層d0は第1導電膜d1以外の部分がセルフアラインで除去される。このとき、N(+)型半導体層d0はその厚さ分は全て除去されるようエッチされるので、i型半導体層ASも若干その表面部分でエッチされるが、その程度はエッチ時間で制御すればよい。

【0043】しかる後、第2導電膜は2がアルミニウム のスパッタリングで3000~5500人の膜厚(この 液晶表示装置では、3500 A程度の膜厚) に形成され る。アルミニウム膜はクロム膜に比べてストレスが小さ く、厚い膜厚に形成することが可能で、ソース電極SD 20 1、ドレイン電極SD2および映像信号線DLの抵抗値 を低減するように構成されている。第2導電膜d2とし てはアルミニウム膜の他にシリコンや銅(Cu)を添加 物として含有させたアルミニウム膜で形成してもよい。 【0044】第2導電膜d2の写真処理技術によるパタ ーニング後、第3導電膜d3が形成される。この第3導 電膜d3はスパッタリングで形成された透明導電膜 (In dism-Tin-Oxide ITO:ネサ膜) からなり、1000 ~2000人の膜厚(この液晶表示装置では、1200 A程度の膜厚)で形成される。この第3導電膜d3はソ 30 ース電極SD1、ドレイン電板SD2および映像信号線 DLを構成するとともに、透明画素電極 ITO1を構成 するようになっている.

【0045】ソース電極SD1の第1導電膜d1、ドレ イン電極SD2の第1導電膜d1のそれぞれは、上層の 第2導電膜 d 2 および第3導電膜 d 3 に比べて内側に (チャネル領域内に) 大きく入り込んでいる。つまり、 これらの部分における第1導電膜は1は第2導電膜は 2、第3導電膜d3とは無関係に薄膜トランジスタTF Tのチャネル長しを規定できるように構成されている。 【0046】ソース電極SD1は透明画素電極ITO1 に接続されている。ソース電極SD1は、I型半導体層 ASの段差形状 (第1導電膜g1の膜厚、N(+)型半導 体層d 0 の膜厚および i 型半導体層ASの膜厚を加算し た膜厚に相当する段差)に沿って構成されている。具体 的には、ソース電極SD1は、I型半導体層ASの段差 形状に沿って形成された第1導電膜 d 1 と、この第1導 電膜dlの上部にそれに比べて透明画素電極ITO1と 接続される側を小さいサイズで形成した第2導電膜d2

接続された第3導電膜d3とで構成されている。ソース 電極SD1の第2導電膜d2は第1導電膜d1のクロム 膜がストレスの増大から厚く形成できず、i型半導体層 ASの段差形状を乗り越えられないので、このi型半導 体層ASを乗り越えるために構成されている。つまり、 第2導電膜d2は厚く形成することでステップカパレッ ジを向上している。第2導電膜d2は厚く形成できるの で、ソース電極SD1の抵抗値(ドレイン電極SD2や 映像信号線DLについても同様)の低減に大きく寄与し ている。第3導電膜d3は第2導電膜d2のi型半導体 層ASに起因する段差形状を乗り越えることができない ので、第2導電膜d2のサイズを小さくすることで、露 出する第1導電膜d1に接続するように構成されてい る。第1導電膜d1と第3導電膜d3とは接着性が良好 であるばかりか、両者間の接続部の段差形状が小さいの で、ソース電極SD1と透明画素電極ITO1とを確実 に接続することができる。

【0047】 (透明画素電極 I TO1) 透明画素電極 I TO1は液晶表示部の画素電極の一方を構成する。

【0048】透明画素電極ITO1は薄膜トランジスタTFT1のソース電極SD1および薄膜トランジスタTFT2のソース電極SD1に接続されている。このため、薄膜トランジスタTFT1、TFT2のうちの1つたとえば薄膜トランジスタTFT1に欠陥が発生したときには、製造工程においてレーザ光等によって、薄膜トランジスタTFT1と映像信号線DLとを切り離すとともに、薄膜トランジスタTFT1と透明画素電極ITO1とを切り離せば、点欠陥、線欠陥にはならず、しかも2つの薄膜トランジスタTFT1、TFT2に同時に欠陥が発生することはほとんどないから、点欠陥が発生する確率を極めて小さくすることができる。

【0049】(保護膜PSV1)落膜トランジスタTFTおよび透明画素管極ITO1上には保護膜PSV1が設けられている。保護膜PSV1は主に薄膜トランジスタTFTを湿気等から保護するために形成されており、透明性が高くしかも耐湿性の良いものを使用する。保護膜PSV1はたとえばプラズマCVD装置で形成した酸化シリコン膜や窒化シリコン膜で形成されており、8000人程度の膜厚で形成する。

(0 0 5 0 ) (ゲート端子GTM、ドレイン端子DTM) 図 5 に示すように、ゲート端子GTMは第1導電膜g1と第3導電膜d3とで構成されている。

【0051】また、図6に示すように、ドレイン端子D TMは第1導電膜g1と第3導電膜d3とで構成されている。

【0052】第1導電膜g1はたとえばスパッタで形成されたクロム(Cr)膜を用い、1000A程度の膜厚で形成する。

接続される側を小さいサイズで形成した第2導電膜d 2 【0053】(遮光膜BM)上部透明ガラス基板SUBと、この第2導電膜d 2から露出する第1導電膜d 1に 50 2側には、外部光(図3では上方からの光)がチャネル

形成領域として使用されるi型半導体層ASに入射され ないように、遮光膜BMが設けられ、遮光膜BMは図1 0のハッチングに示すようなパターンとされている。な お、図10は図2におけるITO膜からなる第3導電膜 d3、カラーフィルタFILおよび遮光膜BMのみを描 いた平面図である。遮光膜BMは光に対する遮蔽性が高 いたとえばアルミニウム膜やクロム膜等で形成されてお り、この液晶表示装置ではクロム膜がスパッタリングで 1300 A程度の膜厚に形成される。

【0054】したがって、薄膜トランジスタTFT1、 TFT2のi型半導体層ASは上下にある遮光膜BMお よび大き目のゲート電極GTによってサンドイッチにさ れ、その部分は外部の自然光やパックライト光が当たら なくなる。遮光膜BMは図10のハッチング部分で示す ように、面素の周囲に形成され、つまり遮光膜BMは格 子状に形成され(ブラックマトリクス)、この格子で1 画素の有効表示領域が仕切られている。したがって、各 画素の輪郭が遮光膜 BMによってはっきりとし、コント ラストが向上する。つまり、遮光膜BMは「型半導体層 ASに対する遮光とブラックマトリクスとの2つの機能 20 たマトリクス・アレイである。

【0055】また、透明画素電極ITO1のラビング方 向の根本側のエッジ部に対向する部分(図2右下部分) が遮光膜BMによって遮光されているから、上記部分に ドメインが発生したとしても、ドメインが見えないの で、表示特性が劣化することはない。

【0056】なお、パックライトを上部透明ガラス基板 SUB2側に取り付け、下部透明ガラス基板SUB1を 観察側(外部露出側)とすることもできる。

【0057】(共通透明画素電極ITO2)共通透明画 30 素電極ITO2は、下部透明ガラス基板SUB1例に画 素ごとに設けられた透明画業電極ITOIに対向し、液 晶LCの光学的な状態は各画素電極ITO1と共通透明 画素電極 ITO2との間の電位差(電界)に応答して変 化する。この共通透明画素電板ITO2にはコモン電圧 Vcomが印加されるように構成されている。コモン電圧 Vcomは映像信号線DLに印加されるロウレベルの駆動 電圧V dminとハイレベルの駆動電圧V dmaxとの中間電 位である。

【0058】 (カラーフィルタFIL) カラーフィルタ 40 F【Lはアクリル樹脂等の樹脂材料で形成される染色基 材に染料を着色して構成されている。カラーフィルタF ILは画素に対向する位置にストライプ状に形成され (図11)、染め分けられている(図11は図7の第3 導電膜層d3、遮光膜BMおよびカラーフィルタFIL のみを描いたもので、B、R、Gの各カラーフィルター FILはそれぞれ、45°、135°、クロスのハッチ を施してある)。カラーフィルタFILは図10に示す ように透明圖素電極ITO1の全てを覆うように大き目

透明画素電極ITO1のエッジ部分と重なるよう透明画 秦電極ITO1の周縁部より内側に形成されている。

【0059】カラーフィルタFILは次のように形成す ることができる。まず、上部透明ガラス基板SUB2の 表面に染色基材を形成し、フォトリソグラフィ技術で赤 色フィルタ形成領域以外の染色基材を除去する。この 後、染色基材を赤色染料で染め、固着処理を施し、赤色 フィルタRを形成する。つぎに、同様な工程を施すこと によって、緑色フィルタG、青色フィルタBを順次形成 10 する。

【0060】(保護膜PSV2)保護膜PSV2はカラ ーフィルタFILを異なる色に染め分けた染料が液晶し Cに漏れることを防止するために設けられている。保護 膜PSV2はたとえばアクリル樹脂、エポキシ樹脂等の 透明樹脂材料で形成されている。

【0061】(表示装置全体等価回路)表示マトリクス 部の等価回路とその周辺回路の結線図を図12に示す。 同図は回路図ではあるが、実際の幾何学的配置に対応し て描かれている。ARは複数の画素を二次元状に配列し

【0062】図中、Xは映像信号線DLを意味し、添字 G、BおよびRがそれぞれ緑、青および赤面素に対応し て付加されている。Yは走査信号線GLを意味し、添字 1, 2, 3, …, endは走査タイミングの順序に従って 付加されている。

【0063】映像信号線X(添字省略)は交互に上側 (または奇数) 映像信号駆動回路He、下側(または偶 数)映像信号駆動回路Hoに接続されている。

【0064】SUPは1つの電圧源から複数の分圧した 安定化された電圧源を得るための電源回路やホスト(上 位演算処理装置)からのCRT(陰極線管)用の情報を TFT液晶表示装置用の情報に交換する回路を含む回路

【0065】(保持容量素子Caddの構造)透明画案電 極ITO1は、薄膜トランジスタTFTと接続される端 部と反対側の端部において、隣りの走査信号線GLと重 なるように形成されている。この重ね合わせは、図4か らも明らかなように、透明画素電極ITO1を一方の電 極PL2とし、隣りの走査信号線GLを他方の電極PL 1とする保持容量素子(静電容量素子) Caddを構成す る。この保持容量素子Caddの誘電体膜は、薄膜トラン ジスタTFTのゲート絶縁膜として使用される絶縁膜G Iおよび陽極酸化膜AOFで構成されている。

【0066】保持容量素子Caddは、図8からも明らか なように、走査信号線GLの第2導電膜 g 2 の幅を広げ た部分に形成されている。なお、映像信号線DLと交差 する部分の第2導電膜g2は映像信号線DLとの短絡の 確率を小さくするため細くされている。

【0067】保持容量素子Caddを構成するために重ね に形成され、遮光膜 BMはカラーフィルタFILおよび 50 合わされる透明画素電極ITO1と電極PL1との間の 一部には、ソース電極SD1と同様に、段差形状を乗り 越える際に透明画素電値 ITO1が断線しないように、 第1導電膜は1および第2導電膜は2で構成された島領 域が設けられている。この島領域は、透明画素電極IT O1の面積(関口率)を低下しないように、できる限り 小さく構成する。(保持容量素子Caddの等価回路とそ の動作) 図2に示される画素の等価回路を図13に示 す。図13において、Cgsは薄膜トランジスタTFTの ゲート電極GTとソース電極SD1との間に形成される 寄生容量である。寄生容量Cgsの誘電体膜は絶縁膜GI 10 である。Cpixは透明画素電極1TO1 (PIX) と共 通透明画素電極 I TO2 (COM) との間に形成される 液晶容量である。液晶容量Cpixの誘電体膜は液晶し C、保護膜PSV1および配向膜ORI1、ORI2で ある。Vicは中点電位である。

【0068】保持容量素子Caddは、薄膜トランジスタ TFTがスイッチングするとき、中点電位(画素電極電 位) Vicに対するゲート電位変化 A Vgの影響を低減す るように働く。この様子を式で表すと、次式のようにな る。

[0069]

 $\Delta Vlc = \{Cgs/(Cgs+Cadd+Cpix)\} \times \Delta Vg$ ここで、 Δ V lcは Δ Vgによる中点電位の変化分を表わ す。この変化分 A Vicは液晶 L C に加わる直流成分の原 因となるが、保持容量Caddを大きくすればする程、そ の値を小さくすることができる。また、保持容量素子C addは放電時間を長くする作用もあり、薄膜トランジス タTFTがオフした後の映像情報を長く蓄積する。液晶 LCに印加される直流成分の低減は、液晶LCの寿命を わゆる焼き付きを低減することができる。

【0070】前述したように、ゲート電極GTはI型半 導体層ASを完全に覆うよう大きくされている分、ソー ス電極SD1、ドレイン電極SD2とのオーパラップ面 積が増え、したがって寄生容量Cgsが大きくなり、中点 電位VIcはゲート(走査)信号Vgの影響を受け易くな るという逆効果が生じる。しかし、保持容量素子Cadd を設けることによりこのデメリットも解消することがで きる.

【0071】保持容量素子Caddの保持容量は、画素の 書込特性から、液晶容量Cpixに対して4~8倍(4·C pix < Cadd < 8·Cpix)、寄生容量 Cgs に対して8~3 2倍(8·Cgs < Cadd < 32·Cgs)程度の値に設定す る。

【0072】(保持容量素子Cadd電極線の結線方法) 保持容量電極線としてのみ使用される初段の走査信号線 GL (Y<sub>e</sub>) は、図12に示すように、共通透明画素電 極ITO2 (Vcom) に接続する。共通透明画素電極Ⅰ TO2は、図3に示すように、液晶表示装置の周縁部に おいて銀ペースト材SLによって外部引出配線に接続さ 50 れている。しかも、この外部引出配線の一部の導電膜 (g1およびg2) は走査信号線GLと同一製造工程で 構成されている。この結果、最終段の保持容量電極線G Lは、共通透明画案電極ITO2に簡単に接続すること ができる。

12

【0073】初段の保持容量電極線Y。は最終段の走査 信号線Yendに接続、Vcom以外の直流電位点(交流接地 点) に接続するかまたは垂直走路回路 V から1つ余分に 走査パルスY。を受けるように接続してもよい。

【0074】つぎに、この発明に係る液晶表示装置の製 造方法について説明する。まず、7059ガラス(商品 名)からなる下部透明ガラス基板SUB1の両面に酸化 シリコン膜SIOをディップ処理により設けたのち、5 00℃、60分間のベークを行なう。つぎに、下部透明 ガラス基板SUB1上に膜厚が1100人のクロムから なる第1導電膜 g 1をスパッタリングにより設ける。つ ぎに、エッチング液として硝酸第2セリウムアンモニウ ム溶液を使用した写真触刻技術で第1導電膜 g 1を選択 的にエッチングすることによって、ゲート端子GTMお 20 よびドレイン端子DTMを形成するとともに、図14に 示すように、ゲート端子GTMを接続する陽極酸化パス ラインAOB、陽極酸化パスラインAOBに接続された 陽極酸化パッドAOPを形成する。つぎに、レジストを 剥離液S502(商品名)で除去したのち、〇、アッシ ャーを1分間行なう。つぎに、膜厚が2600人のアル ミニウムーパラジウム、アルミニウムーシリコン、アル ミニウムーシリコンーチタン、アルミニウムーシリコン - 銅等からなる第2導電膜g2をスパッタリングにより 設ける。つぎに、エッチング液としてリン酸と硝酸と酢 向上し、液晶表示画面の切り替え時に前の画像が残るい 30 酸との混酸を使用した写真触刻技術で第2導電膜g2を 選択的にエッチングすることにより、走査信号線GL、 ダミー線DGL、ゲート電極GTおよび保持容量素子C addの電極PL1を形成する。つぎに、ドライエッチン グ装置にSF。ガスを導入して、シリコン等の残渣を除 去したのち、レジストを除去する。つぎに、陽極酸化用 のホトレジストRSTを設ける。つぎに、3%酒石酸を アンモニアによりpH7、0±0.5に調整した溶液を エチレングリコール液で1:9に稀釈した液からなる陽 極酸化液中に下部透明ガラス基板SUBLの陽極酸化す 40 べき部分を浸漬し、陽極酸化パッドAOPに陽極酸化電 圧を印加することにより、第2導電膜g2を陽極酸化し て、走査信号線GL上、ダミー線DGL上およびゲート 電極GT上に陽極酸化膜AOFを設ける。つぎに、プラ ズマCVD装置にアンモニアガス、シランガス、窒素ガ スを導入して、膜厚が3500人の窒化シリコン膜を設 け、プラズマCVD装置にシランガス、水索ガスを導入 して、膜厚が2100Aのi型非晶質シリコン膜を設け たのち、プラズマCVD装置に水素ガス、ホスフィンガ スを導入して、膜厚が300ÅのN(+)型非品質シリコ ン膜を設ける。つぎに、ドライエッチングガスとしてS

F.、CC1,を使用した写真触刻技術でN(+)型非晶質 シリコン膜、(型非晶質シリコン膜を選択的にエッチン グすることにより、i型半導体層ASを形成する。つぎ に、レジストを除去したのち、ドライエッチングガスと してSF。を使用した写真触刻技術で、空化シリコン膜 を選択的にエッチングすることによって、絶縁膜GIを 形成する。つぎに、レジストを除去したのち、膜厚が6 00人のクロムからなる第1導電膜 d1をスパッタリン グにより設ける。つぎに、写真触刻技術で第1導電膜 d L、ダミー線DDL、ソース電極SD1、ドレイン電極 SD2の第1層を形成する。つぎに、レジストを除去す る前に、ドライエッチング装置にCCI、、SF。を導入 して、N(+)型非晶質シリコン膜を選択的にエッチング することにより、N(+)型半導体層は0を形成する。つ ぎに、レジストを除去したのち、O1アッシャーを1分 間行なう。つぎに、胰厚が3500人のアルミニウムー パラジウム、アルミニウムーシリコン、アルミニウムー シリコンーチタン、アルミニウムーシリコンー銅等から なる第2導電膜d 2をスパッタリングにより設ける。つ 20 ぎに、写真触刻技術で第2導電膜d2を選択的にエッチ ングすることにより、映像信号線DL、ダミー線DD L、ソース電極SD1、ドレイン電極SD2の第2層を 形成する。つぎに、レジストを除去したのち、O.アッ シャーを1分間行なう。つぎに、膜厚が1200人の1 TO膜からなる第3導電膜d3をスパッタリングにより 設ける。つぎに、エッチング液として塩酸と硝酸との混 酸を使用した写真触刻技術で第3導電膜d3を選択的に エッチングすることにより、映像信号線DL、ダミー線 **DDL、ソース電極SD1、ドレイン電極SD2の第3 30** 層、ゲート端子GTM、ドレイン端子DTMの最上層お よび透明画素電極ITO1を形成する。つぎに、レジス トを除去したのち、プラズマCVD装置にアンモニアガ ス、シランガス、窒素ガスを導入して、膜厚が1μmの 窒化シリコン膜を設ける。つぎに、ドライエッチングガ スとしてSF。を使用した写真触刻技術で窒化シリコン 膜を選択的にエッチングすることによって、保護膜PS V1を形成する。

【0075】図15はこの発明に係る他のアクティブ・ マトリックス方式カラー液晶表示装置の画素部の四隔を 40 示す機略図である。この液晶表示装置においては、最外 側の走査信号線GLの外側に設けられたダミー線DGL のダミー端子DGTMの電位はアース電位とされてお り、最外側の映像信号線DLの外側に設けられたダミー 線DDLのダミー端子DDTMはコモン電圧Vcomに接 続されている。また、国素の外側にはダミー透明国素電 極DITO1、ダミー薄膜トランジスタDTFT等を有 するダミー面素が形成されており、ダミー面素のダミー 薄膜トランジスタDTFTのゲート電極、ドレイン電極 は走査信号線GL、映像信号線DL、ダミー線DGL、 50

DDLに接続されている。また、遮光膜BM (図15に おいては遮光膜BM部に斜線を施している)によってダ ミー面索がマスクされている。

14

[0076] このように、ダミー線DGLの電位はアー ス電位とされているから、ダミー薄膜トランジスタDT FTがオンになることがないので、映像信号線DLに映 像信号が印加されたとしても、ダミー透明画素電板DI TO1部の液晶しCに電圧が印加されることがない。ま た、ダミー線DDLはコモン電圧Vcomに接続されてい 1を選択的にエッチングすることにより、映像信号線D 10 るから、走査信号線GLに走査信号が印加され、ダミー 薄膜トランジスタDTFTがオンになったとしても、ダ ミー透明画素電極DITOI部の液晶LCに電圧が印加 されることがない。また、遮光膜BMによってダミー画 案がマスクされているから、仮にダミー透明画素電極D ITO1に映像信号が印加されて、ダミー面素が点灯し たとしても、その光は意光膜BMによって遮光される。 【0077】以上、本発明者によってなされた発明を、 前記実施例に基づき具体的に説明したが、この発明は、 前記実施例に限定されるものではなく、その要旨を逸脱 しない範囲において種々変更可能であることは勿論であ

> [0078] たとえば、上述実施例においては、ゲート 電極形成→ゲート絶縁膜形成→半導体層形成→ソース・ ドレイン電極形成の逆スタガ構造を示したが、上下関係 または作る順番がそれと逆のスタガ構造でもこの発明は 有効である。また、上述実施例においては、ダミー線D GL、DDLを1本設けたが、ダミー線DGL、DDL を2本以上設けてもよい。また、上述実施例において は、走査信号線GL上にアルミニウムの陽極酸化膜AO Fを設けた場合について説明したが、走査信号線上にタ ンタル、チタン等の陽極酸化膜を設けた場合にもこの発 明を適用することができる。

[0079]

【発明の効果】以上説明したように、この発明に係る液 晶表示装置においては、信号線を形成する際に、最外側 の信号線と他の信号線とはホトレジストの形成条件、エ ッチング条件等が同一になるから、最外側の信号線が断 線することがない。

【0080】また、信号線を走査信号線とし、走査信号 線上に陽極酸化膜を設けたときには、陽極酸化の際に最 外側の走査信号線部における電界が不均一になることが なく、またホトレジスト形成の際に最外側の走査信号線 に汚れが付きにくいから、最外側の走査信号線が断線す ることがない。

【0081】このように、この発明の効果は顕著であ

【図面の簡単な説明】

【図1】図2に示す液晶表示装置の一部概略断面図であ

【図2】この発明が適用されるアクティブ・マトリック

15

ス方式のカラー液晶表示装置の液晶表示部の一面素を示 す要部平面図である。

【図3】図2の3-3切断線で切った部分とシール部周 辺部の断面図である。

【図4】図2の4-4切断線における断面図である。

【図5】図2に示す液晶表示装置のゲート端子部を示す 断面図である。

【図6】図2に示す液晶表示装置のドレイン端子部を示 す断面図である。

【図7】図2に示す國素を複数配置した液晶表示部の要 10 AS…i型半導体層 部平面図である。

【図8】図2に示す画業の所定の層のみを描いた平面図 である。

【図9】図2に示す画案の所定の層のみを描いた平面図

【図10】図2に示す画案の所定の層のみを描いた平面 図である。

【図11】図7に示す画素電極層、遮光膜およびカラー フィルタ層のみを描いた要部平面図である。

【図12】アクティブ・マトリックス方式のカラー液晶 20 Cpix…液晶容量 表示装置の液晶表示部を示す等価回路図である。

【図13】図2に示す画素の等価回路図である。

【図14】図2に示す液晶表示装置の製造方法の説明図 である。

【図15】この発明に係る他のアクティブ・マトリック ス方式カラー液晶表示装置の画素部の四隅を示す概略図 である。

16

【符号の説明】

SUB…透明ガラス基板

GL…走查信号線

DL…映像信号線

G I ··· 絶縁膜

GT…ゲート電極

SD…ソース電極またはドレイン電極

PSV…保護膜

BM…遮光膜

LC…被晶

TFT…薄膜トランジスタ

ITO…透明画案電極

g、d…導電膜

Cadd…保持容量索子


Cgs…寄生容量

AOF…陽極酸化膜

DGL…ダミー線


DDL…ダミー線

[図1]




GL: 走在信号線 DGL:ダミー線 DDL:ダミー線

【図2】



[図3]

## 図 3



POL1, POL2~ 偏光板

SUB2…上部ガラス基板

F [ L …カラーフィルタ

PSV2… カラーフィルタの保護製

ITO2…共通透明画素電極

ORI2…上部配向膜

L C. ... 液晶

0 R I 1 … 下部配向膜

B M … ブラックマトリックス

PSV1…TFTの保護膜

[T01(Bd3) ··· 透明画紊電框

S D … ソース・ドレイン電板 (層d1~d3)

CD IBB

A S … i型半導体層

G I … ゲート絶縁膜

G T … ゲート電磁( 1, 12)


SUB1…下部ガラス基板

B L … バックライト


S I O …酸化シリコン膜

[図4]


図 4




[図5]




(図6)




【図7】



[図8]




[図9]



[2]10]


图10



[図11]

**図**11













[図13]

図13




[2]14]

図14




(図12)



[図15]

**2**15



フロントページの続き

(72)発明者 谷口 秀明

千葉県茂原市早野3300番地 株式会社日立 製作所茂原工場内 (72)発明者 山本 英明

千葉県茂原市早野3300番地 株式会社日立 製作所茂原工場内

(72)発明者 松丸 治男

千葉県茂原市早野3300番地 株式会社日立 製作所茂原工場内

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

## IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.